チップレットはチップを変革した

1965年、インテルの共同創業者であるゴードン・ムーアは、後に「ムーアの法則」となる法則を提唱しました。この法則は半世紀以上にわたり、集積回路（IC）の性能の着実な向上とコスト低下を支え、現代のデジタル技術の基盤となりました。つまり、チップ上のトランジスタ数は2年ごとにほぼ倍増するという法則です。

長年にわたり、進歩はこのペースを辿ってきました。しかし今、状況は変わりつつあります。さらなる微細化は困難になり、微細化はわずか数ナノメートルにまで達しています。エンジニアは物理的な限界、より複雑なプロセス、そしてコスト上昇に直面しています。また、形状の微細化は歩留まりを低下させ、量産を困難にしています。最先端の工場の建設と運営には、莫大な資本と専門知識が必要です。そのため、ムーアの法則は勢いを失いつつあると主張する人も多くいます。

この変化により、チップレットという新しいアプローチへの扉が開かれました。

チップレットとは、特定の機能を実行する小さなダイであり、基本的にはかつては1つのモノリシックチップだったものをスライスしたものです。複数のチップレットを1つのパッケージに統合することで、メーカーは完全なシステムを構築できます。

モノリシック時代は、すべての機能が1つの大きなダイに集約されていたため、どこかに欠陥があればチップ全体が廃棄される可能性がありました。チップレットでは、システムは「良品ダイ」（KGD）から構築されるため、歩留まりと製造効率が劇的に向上します。

異なるプロセスノードで製造され、異なる機能向けに設計されたダイを組み合わせるヘテロジニアス・インテグレーションにより、チップレットは極めて強力になります。高性能コンピューティングブロックには最新のノードを使用しながら、メモリとアナログ回路は成熟したコスト効率の高い技術を維持できます。その結果、低コストでより高いパフォーマンスが実現します。

特に自動車業界は関心を寄せています。大手自動車メーカーは、これらの技術を用いて将来の車載SoCを開発しており、2030年以降の普及を目指しています。チップレットにより、AIとグラフィックスをより効率的に拡張できると同時に、歩留まりも向上し、車載半導体の性能と機能の両方を向上させることができます。

一部の自動車部品は厳格な機能安全基準を満たす必要があり、実績のある旧式のノードに依存しています。一方、先進運転支援システム（ADAS）やソフトウェア定義車両（SDV）といった最新システムは、はるかに高いコンピューティング能力を必要とします。チップレットはこのギャップを埋める役割を果たします。安全クラスのマイクロコントローラー、大容量メモリ、強力なAIアクセラレーターを組み合わせることで、メーカーは各自動車メーカーのニーズに合わせてSoCをより迅速にカスタマイズできます。

これらの利点は自動車だけにとどまりません。チップレットアーキテクチャはAI、通信、その他の分野にも広がり、業界全体のイノベーションを加速させ、急速に半導体ロードマップの柱となりつつあります。

チップレットの統合は、コンパクトで高速なダイ間接続に依存します。その鍵となるのがインターポーザーです。インターポーザーは、ダイの下にある中間層（通常はシリコン）で、小型の回路基板のように信号を配線します。優れたインターポーザーは、より緊密な結合と高速な信号交換を実現します。

高度なパッケージングは​​電力供給も向上させます。ダイ間の微細な金属接続を高密度に配置することで、狭いスペースでも十分な電流とデータのパスを確保し、限られたパッケージ面積を効率的に活用しながら高帯域幅の転送を実現します。

現在主流のアプローチは2.5D集積化、つまり複数のダイをインターポーザー上に並べて配置することです。次の飛躍は3D集積化です。これはシリコン貫通ビア（TSV）を用いてダイを垂直に積み重ねることで、さらに高密度化を実現します。

モジュール型チップ設計（機能と回路タイプを分離）と3Dスタッキングを組み合わせることで、より高速で小型、そしてエネルギー効率の高い半導体が実現します。メモリとコンピューティングを共存させることで、大規模データセットに広大な帯域幅を提供し、AIなどの高性能ワークロードに最適です。

しかし、垂直積層には課題が伴います。熱が蓄積しやすくなり、熱管理と歩留まりが複雑になります。この問題に対処するため、研究者たちは熱制約への対応を改善するための新しいパッケージング手法の開発に取り組んでいます。それでもなお、勢いは強く、チップレットと3D集積の融合は、ムーアの法則が終焉を迎えた先を担う、破壊的なパラダイムとして広く認識されています。